計算機技術的飛速發(fā)展，嵌入式圖像系統(tǒng)廣泛應用于辦公設備、制造和流程設計、醫(yī)療、監(jiān)控、衛(wèi)生設備、交通運輸、通信、金融銀行系統(tǒng)和各種信息家電中。所謂嵌入式圖像系統(tǒng)，是指以圖像應用為中心，以計算機技術為基礎，軟件、硬件可裁減，對功能、可靠性、成本、體積、功耗等嚴格要求的專用計算機系統(tǒng)。嵌入式圖像系統(tǒng)對圖像顯示技術提出了各種嚴格要求，必須選擇合適的顯示器，設計出合理的顯示控制方法。
系統(tǒng)硬件設計
統(tǒng)要構建一個嵌入式、高速、低功耗、低成本的圖像顯示硬件平臺，要求能真彩顯示靜態(tài)或動態(tài)彩色圖像。為達到真彩和無拖影的顯示動態(tài)圖像，同時兼顧低功耗的要求，采用SHARP(夏普)公司的LQ057Q3DC02彩色TFT-LCD作為顯示器；為了能達到實時圖像處理和顯示，采用德州儀器(TI)公司高性能DSP TMS320C6711作為主處理器；DSP與TFT-LCD之間的數(shù)據(jù)接口以及TFT-LCD的驅動控制由CPLD ispMACH4064V和高速大容量FIFO AL422B完成。系統(tǒng)硬件框圖如圖1所示。
圖1 系統(tǒng)硬件框圖
1 TFT-LCD驅動控制硬件設計
1和圖2可知，CPLD驅動控制TFT-LCD顯示圖像，要產(chǎn)生三個時鐘信號：數(shù)據(jù)移位時鐘(CLK)、行同步時鐘(Hsync)和幀同步時鐘(Vsync)，并通過18位并行數(shù)據(jù)總線(R0～R5，G0～G5，B0～B5)，與時鐘信號同步寫入待顯示的圖像數(shù)據(jù)(D0～D17)。
圖2 LQ057Q3DC02內(nèi)部結構圖
LD驅動控制TFT-LCD的硬件電路如圖3所示。
2 存儲器設計
盡少占用CPU資源，使CPU有更多的時間進行圖像采集和處理，在CPU輸出圖像到TFT-LCD顯示器的過程中間要進行數(shù)據(jù)緩沖存儲。CPU定期將數(shù)據(jù)高速輸出到緩存，顯示平臺再根據(jù)TFT-LCD的驅動時序讀出數(shù)據(jù)進行顯示。CPU輸出數(shù)據(jù)的速度大于顯示平臺的讀取速度，對緩存來說是一個高速寫入、慢速讀出的過程。CPU以40ms為周期定期輸出數(shù)據(jù)，而顯示平臺是連續(xù)不斷的讀出數(shù)據(jù)進行顯示的，因此緩存的寫入和讀出過程是并發(fā)進行的。
圖3 CPLD驅動控制TFT-LCD硬件電路圖
采用FIFO AL422B作為高速緩沖存儲器。AL422B工作電壓3.3V，可承受5V信號電壓，最高訪問速度為50MHz，容量為384Kb，而系統(tǒng)要顯示的圖像每幀有225Kb，因此AL422B可以很好的滿足高速、大容量和低成本的系統(tǒng)要求。AL422B沒有空、半滿和全滿等狀態(tài)標志，這個弱點給系統(tǒng)硬件設計和控制帶來一定難度。
422B是同步FIFO，有讀時鐘(RCK)和寫時鐘(WCK)兩路時鐘信號。AL422B采用DRAM為存儲介質(zhì)，需要定時刷新片內(nèi)數(shù)據(jù)。芯片自動選擇頻率較高的時鐘信號作為DRAM的刷新時鐘，要求器件工作時至少要有一路時鐘信號的頻率不能低于1MHz。AL422B的功能框圖如圖4所示。
圖4 AL422B功能框圖
3 DSP接口設計
數(shù)字圖像處理指的是在給定的時間間隔內(nèi)對外部輸入的數(shù)字圖像完成指定的處理，從圖像輸入到處理完畢輸出結果的時間延遲要小于圖像數(shù)據(jù)的更新速率。若對一個每幀320×240×18位，25f/s的圖像信號，其數(shù)據(jù)率為 5.5Mb/s，為達到實時性，處理器的處理速率就必須大于5.5Mb/s，即系統(tǒng)在40ms內(nèi)完成對一幀圖像的所有操作，包括圖像采集、存儲、傳輸、處理和顯示等。圖像采集速率由圖像傳感器例如CCD決定，而圖像數(shù)據(jù)的存儲、傳輸、處理和顯示都是取決于CPU的性能。一般器件不能滿足系統(tǒng)實時要求，因此本系統(tǒng)采用TI(美國德州儀器)公司高性能通用DSPTMS320C6711作為系統(tǒng)的主CPU。
系統(tǒng)中，使用TMS320C6711的EMIF口的8位異步方式與CPLD一起定時刷新外部同步FIFOAL422B，接口電路如圖5所示。
圖5 TMS320C6711與FIFOAL422B接口電路
P6711為AL422B提供寫復位信號(/WRST)和寫使能信號(/WE)。CPLD根據(jù)DSP6711提供的外存使能信號(/CE)和寫使能信號(/AWE)，為AL422B提供寫同步時鐘(WCK)。DSP6711通過數(shù)據(jù)總線ED[5:0]將圖像數(shù)據(jù)寫入AL422B的內(nèi)部存儲單元。
4 CPLD設計
本系統(tǒng)使用ispMACH4064V(簡稱4064V)作為顯示平臺的主控邏輯器件。4064V是一款工作在3.3V的新一帶CPLD芯片，I/O口兼容5V TTL電平，主要性能參數(shù)如表1所示。
ispMACH4064V是實現(xiàn)TFT-LCD、FIFO和DSP的EMIF口三個器件邏輯功能時序的核心器件，為了實現(xiàn)各時序之間的嚴格同步，使用一個外部時鐘參考源輸入到ispMACH4064V，ispMACH4064V內(nèi)部所有的信號都是以這個時鐘為基準的。
系統(tǒng)總流程
TFT-LCD彩色數(shù)字圖像顯示平臺的三個關鍵器件，分別是DSP、FIFO和CPLD。DSP通過EMIF口定期將圖像數(shù)據(jù)寫入FIFO；CPLD并行的不斷讀取FIFO內(nèi)的圖像數(shù)據(jù)，驅動TFT-LCD顯示動態(tài)或靜態(tài)彩色數(shù)字圖像。DSP寫FIFO的速度高達25MHz，TFT-LCD刷新時鐘為6MHz，CPLD讀FIFO的速度應大于3倍的TFT-LCD刷新時鐘，取24MHz。各器件之間的時序必須嚴格匹配，才能正常顯示圖像。本系統(tǒng)使用Lattice公司的CPLD ispMACH4064V，產(chǎn)生TFT-LCD的驅動時序和FIFO的讀時序，并配合DSP的EMIF口形成FIFO的寫時序。系統(tǒng)時序設計是數(shù)字圖像顯示技術的關鍵點，也是最困難的部分。
系統(tǒng)上電后復位CPLD、FIFO和TFT-LCD，DSP定時向FIFO寫入圖像數(shù)據(jù)，CPLD并行的讀FIFO，同時驅動TFT-LCD逐像素顯示圖像，系統(tǒng)總流程如圖6所示。
圖6系統(tǒng)總流程圖
本系統(tǒng)采用VHDL語言對CPLD要實現(xiàn)的功能進行行為描述，用Synthesis軟件對VHDL源代碼進行語法檢查和邏輯綜合后，在ispLEVER3.0環(huán)境下對ispMACH4064V進行功能仿真、時序仿真、引腳I/O設置和分配，最后將生成的JEDEC文件用下載電纜寫入CPLD，生成實際的數(shù)字邏輯。
基于圖像處理系統(tǒng)的性能分析
圖像處理完畢后，需要顯示給人進行觀察和評價。人的視覺系統(tǒng)對色彩非常敏感，圖像顯示的色彩必須達到或超過人的分辨能力，才不致于丟失有用的圖像信息。圖像處理系統(tǒng)的圖像顯示必須達到真彩(18位色)顯示。為達到嵌入式數(shù)字圖像處理系統(tǒng)實時性要求，圖像顯示模塊要盡少占用DSP資源，同時真彩顯示意味著更大的數(shù)據(jù)吞吐量，這些都要求圖像顯示模塊要有更快的處理速度。
本系統(tǒng)中，一幀圖像共有320×240×3＝225Kb，DSP采用8位異步模式以25Mb/s的速率向FIFOAL422B寫入圖像數(shù)據(jù)，寫一幀圖像需9ms。若DSP以40ms為間隔刷新AL422B的圖像數(shù)據(jù)，就可以實現(xiàn)平滑動態(tài)顯示真彩數(shù)字圖像。這樣的數(shù)據(jù)吞吐速度可以很好地滿足實時性要求。
